Astudillo J, Loor M, Villamar S, Peña D. Ubicación óptima y dimensionamiento de banco de capacitores en el modelo de prueba IEEE 34 nodos para la reducción de pérdidas mediante Algoritmo Genético. CS [Internet]. 5 de noviembre de 2021 [citado 5 de julio de 2026];1(11). Disponible en: https://centrosuragraria.com/index.php/revista/article/view/126