J. Astudillo, M. . Loor, S. . Villamar, y D. . Peña, «Ubicación óptima y dimensionamiento de banco de capacitores en el modelo de prueba IEEE 34 nodos para la reducción de pérdidas mediante Algoritmo Genético», CS, vol. 1, n.º 11, nov. 2021.